Docket No. 14309

UNITED STATES PATENT AND TRADEMARK OFFICE

VERIFICATION OF A TRANSLATION

I, Charles Edward SITCH BA,

Deputy Managing Director of RWS Group plc UK Translation Division, of Europa House,

Marsham Way, Gerrards Cross, Buckinghamshire, England hereby declare that:

My name and post office address are as stated below;

That the translator responsible for the attached translation is knowledgeable in the English

language and in the Japanese language, and that, to the best of RWS Group plc knowledge

and belief, the English translation of the marked portion of the attached Japanese document is

true and complete.

I hereby declare that all statements made herein of my own knowledge are true and that all

statements made on information and belief are believed to be true; and further that these

statements were made with the knowledge that willful false statements and the like so made

are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United

States Code and that such willful false statements may jeopardize the validity of the

application or any patent issued thereon.

Date: October 28, 2003

Signature: L-St-fich

For and on behalf of RWS Group plc

Post Office Address:

Europa House, Marsham Way,

Gerrards Cross, Buckinghamshire,

England.

ITEM (For cited documents etc. refer to the List of Cited Documents etc.)

- · Claim 1
- · Cited Documents etc. 1
- · Remarks

By virtue of the fact, using cited example 1, a 4-digit unit quotient is determined in a division operation, the divisor is scale-converted within a prescribed range, and a divisor that is multiplied by 3 is created, the invention pertaining to claim 1 can be easily devised from the invention described in cited example 1.

List of Cited Documents etc.

1. Japanese Unexamined Patent Application No. Heisei 07-248899

Record of Results of the Prior Art Documents Search

· Field searched IPC Edition 7 G06F7/52

· Prior Art Document

Japanese Unexamined Patent Application No. 2000-10763 The record of the results of the prior art document search does not constitute a reason for rejection.

拒絶理由通知書

特許出願の番号

特願2000-029524

起案日

平成15年 9月26日

特許庁審査官

田中 友章

9376 5E00

特許出願人代理人

高橋 詔男(外 3名) 様

適用条文

第29条第2項、第36条

この出願は、次の理由によって拒絶をすべきものである。これについて意見があれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

理 由

「理由1]

この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第2 号に規定する要件を満たしていない。

記

1. kを正の整数としたとき $1/2^k$ よりも $1/2^{k+1}$ のほうが小さいと認められるから、請求項 1 の「 $1/2^k$ 以上 $1/2^{k+1}$ 未満」という記載は意味が不明である。

よって、請求項1に係る発明は明確でない。

[理由2]

この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において 頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属 する技術の分野における通常の知識を有する者が容易に発明をすることができた ものであるから、特許法第29条第2項の規定により特許を受けることができない。

記

(引用文献等については引用文献等一覧参照)

- ・請求項
- 1
- ・引用文献等 1
- 備考

引用例1では除算において4桁単位に商を決定しており、除数を所定の範囲内にスケーリング変換しており、除数の3倍数を生成しているので、請求項1に係る発明は引用例1に記載された発明から当業者が容易に想到し得るものである。

この拒絶理由通知書中で指摘した請求項以外の請求項に係る発明については、 現時点では、拒絶の理由を発見しない。拒絶の理由が新たに発見された場合には 拒絶の理由が通知される。

引用文献等一覧

1.特開平07-248899号公報

先行技術文献調査結果の記録

・調査した分野 IPC第7版 G06F7/52

・先行技術文献 特開2000-10763号公報

この先行技術文献調査結果の記録は、拒絶理由を構成するものではない。

この拒絶理由通知の内容に関するお問い合わせ、または面接のご希望がございましたら下記までご連絡下さい。

特許審査第四部インターフェイス 田中友章

TEL. 03 (3581) 1101 内線3520

FAX. 03 (3580) 6907

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-248899

(43)公開日 平成7年(1995)9月26日

(51) Int.Cl.8

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 7

7/49 7/52

320 N

C

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

特願平6-42164

(71) 出願人 000005108

(22)出願日

平成6年(1994)3月14日

東京都千代田区神田駿河台四丁目6番地

株式会社日立製作所

(72)発明者 外村 元伸

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 小川 勝男


(54) 【発明の名称】 除算器

(57)【要約】

【目的】部分剰余計算に桁上げ伝播のない $\{-1,0,+1\}$ の冗長2進加算器を利用する除算器において、部分剰余値の上位7桁で商を決定する効率的な除算器を提供する。

【構成】除算器は、除数Xの範囲を72/64≦X<73/64にスケーリング変換する冗長2進加算器、桁借り先見付き減算器を設け、部分剰余計算に冗長2進加算器を設け、部分剰余値の上位7桁で商を決定することにより加算を制御する回路を設け、商を冗長2進→2進変換する回路を設けることにより達成される。

【効果】従来、商1桁あたりの決定において、論理段数 10段を必要としていたのに対して、4.75 段で実現 でき、約50パーセントの性能向上を提供できる。



【特許請求の範囲】

【請求項1】計算機システムの除算処理装置において、部分剰余計算に冗長2進数と呼ばれる {+1,0,-1}の表現を利用する冗長2進加算器を設け、除数Xを72/64≦X<73/64の範囲にスケーリング変換し、部分剰余値の上位7桁のみを参照することによって商決定を簡単にすることを特徴とする除算器。

1

【請求項2】部分剰余計算において、次の結果の上位2 桁分については、部分剰余値の上位7桁を参照して組み 合せ回路によって直接求めることを特徴とする請求項1 に記載した除算器。

【請求項3】 冗長2 進加算回路の入力部に、+1と-1 の値が同時に入力されたときに、ゼロに相殺する機能を埋め込んだことを特徴とする冗長2 進加算回路および該回路を採用した請求項1に記載した除算器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、計算機システムの算術 演算制御方式に係り、特に除算を高速に実現するのに好 適な除算器に関する。

[0002]

【従来の技術】一般に、除算は、1桁単位に商が決定され、その商決定にもとづいて部分剰余が計算され、次の演算ステップでは、この部分剰余値が1桁シフトされ、それにもとづいて次の桁の商が決定され、という具合に、繰り返し演算が実行される。この1桁単位に商を決定して行く方法は、基数2の除算法と呼ばれている。

【0003】基数2の除算法では、n桁の商を求めるのにn回の商決定と部分剰余計算の繰返し演算が必要である。従来、この繰返し演算数を1/2に減らし、除算を高速化するために、2桁単位に商を決定していく基数4(=2の2乗)の除算法が知られている。例えば、電子情報通信学会英文論文誌A、1993年4月号の593~602ページのものがある(題名:シンプル クウォーシエント・ディジット・セレクション ラディックスー4 ディバイダー ウイズ スケーリング オペレーション、著者:外村元伸)。

【0004】 さらに除算を高速化するために、4桁単位に商を決定していく基数16(=204乗)の除算法が考えられるが、これに関しては、実際に効果のある効率的な方法はまだ考えられたことがない。しかも、部分剰余計算には、桁上げ伝播のない加算器、例えば、 $\{-1,0,+1\}$ の冗長 2 進数表現を利用した冗長 2 進加算器を使用すると、総ゲート段数の少ない効率的な除算器が構成できるが、基数16 で構成した例はまだ報告されていない。

[0005]

【発明が解決しようとする課題】商の決定を冗長2進数 表現の4桁単位に行い、4桁につき3桁分の部分剰余計 算を削減し、1桁あたりの商の決定と部分剰余計算に必 要な総ゲート段数を基数 2 や 4 の場合よりも削減することにより高速な基数 1 6 の除算器を提供することにある。

2

[0006]

【課題を解決するための手段】冗長2進数表現の4桁単 位で商を決定することができるための条件を求めた結 果、除数Xの範囲は72/64≦X<73/64(表記 的には、[72/64, 73/64] = 1.00100 0・・・ と書く)で、7桁の参照で4桁単位に商を決 定できることが解明された。しかも7桁解は最適かつ一 意であり、この解以外は存在しない。従って、除数Xを この範囲に収まるようにある数Mを掛けてスケーリング 変換する。すなわち、正規化されている除数 X=0.1 ・・・ から、その小数点以下2桁目から8桁目の結果 を参照し、冗長2進加算器と桁借り先見付き減算器を使 用し、 $X' = MX = 1.001000 \cdot \cdot \cdot$ のかたちに 変換する。このとき、同時に被除数Yに対しても同じ変 換Mをかければ、商の値は変らないので、正しく商が求 まることになる。さらに、このとき、同時に、除数X'20 の3倍, 5倍, 7倍, 9倍値を求めておく。

[0007]

【作用】本発明によれば、除数の範囲を [72/64,73/64] に収めるという余分なスケーリング変換が必要になるが、スケーリング変換のゲート段数が除算器全体に占める割合は1割程度なので、それよりも部分剰余計算の反復回数を削減する効果の方が大きいために高速除算器が実現できる。

[0008]

【実施例】本発明の基数16の除算器の基本構成を図130 に示す。被除数をY,除数をXとする。そして被除数Y と除数Xの格納レジスタをそれぞれ10,20とする。これらは、スケーリング操作が回路3によって施されて、それぞれY' 11, X' 21に変換される。同時に、除数X' 03倍 (3X' 23), 5倍 (5X' 25), 7倍 (7X' 27), 9倍 (9X' 29) もそれぞれ計算される。Y' とX' の値にもとづいて、4桁単位に商が決定され(回路30)、冗長2進加算器を使って部分剰余計算が桁上げ伝播なしに実行される(回路40)。そして、部分剰余計算結果は4桁シフトされ、以40 下同様に、次々の桁の商が決定されていく。

【0009】 これらの演算回路30, 31, \cdots ; 40, 41, \cdots は、図1に示すように、配列状に配置される。最後に、決定された各桁の商q(-1), q(0), q(1), q(2), \cdots , q(4p-3), q(4p-2), q(4p-1), q(4p)は冗長2進数で表現されているので、冗長2進から2進への変換器50によって通常02進数に変換されて、最終的に商が求まる。

【0010】以下、詳細に説明すると、まず、被除数Y と除数Xはともに正規化されていて、0.1・・・のか 50 たちをしているものとする。これらは、図5に示すよう 3

に、除数×の範囲を[72/64,73/64)=1. 001000・・・ に収めるというスケーリング変換 MによってそれぞれY'11, X'21に変換される。 すなわち、図5に示すように、除数 X の小数点以下2桁 目から8桁目の値を参照することによって変換し、X' =MX=1.001000··· のかたちにする。図5 で、1の上の傍線は-1であることを表す。以下でも同 様の記述を使う。

【OO11】図5に示したスケーリング変換Mを具体的 に実行するために、図2に示す回路3が設けられる。回 10 路3は、除数Xの小数点以下2桁目から8桁目の値にし たがってオペランド10,20の値(図2では、) 桁目 の値を基準に j + 1 ~ j - 6 桁目) をシフト・セレクト する組み合せ回路61,62、冗長2進加算器(RB A.B)63, 除数X′の3倍(73), 5倍(75),

$$Q = Y / X = (MY) / (MX) = Y' / X'$$

基数16の除算は、数2の漸化式によって繰り返し演算 実行される。

$$R(p+1)=16 \cdot (R(p)-q(p) \cdot X')$$

以下4p-1, 4p, 4p+1, 4p+2桁目の商を決 定する演算に係わるものであることを示す。

【0016】R(p)はpステップ目の部分剰余計算を行 う前の部分剰余値であり、この値にもとづいて小数点以 下4p-1, 4p, 4p+1, 4p+2桁目の商が決定 される。特に、R(0)=Y' である。そして、部分剰余 が冗長2進加算器を使って桁上げ伝播なしで求められ る。その部分剰余結果が16倍(4桁シフト)されて、 次の演算ステップp+1で使われる部分剰余値R(p+ 1)になる。

【0017】図4は商数字選択回路を示す。部分剰余値 R(p)の上位7桁 (r(-1), r(0), r(1), r(2), r(3), r(4), r(5), : r(j) は小数点以下 j桁目の部分剰余値を表す)から商、q(4p-1), q (4p), q(4p+1), q(4p+2)を決定する(図4 の回路60)。

【0018】図6は図4に示す冗長2進加算器(部分剰 余計算回路80の組み合せで形成される)の加算を制御 する信号出力の割当てを示す。同図の関数値mはX'の m倍数を選択することを意味する。図6は除数Xをスケ ーリング変換してX′を[72/64, 73/64)の 範囲に収めることによって求められたものである。 符号 信号sは、部分剰余値が非負のとき1で、負のとき0で あり、加算制御信号の意味も兼ねている。

【0019】図7には、次の部分剰余結果の値の上位2 桁を、冗長2進加算器を使わずに、直接組み合せ回路で 求めるための関数値を示してある。符号信号sは、やは り現在の部分剰余値が非負のとき1で、負のとき0であ る。sが負のときは、関数値の正負の符号が互いに入れ 替わる。この組み合せ回路によって、図6に示す引数値 50

7倍(77), 9倍(79) 回路および桁借り先見付き 減算器 (BLB)81,83,85,87,89から構 成されている。

【0012】冗長2進加算器(RBA.B) 63は図3に 示す1桁分の回路を必要桁分並べて実現される。入力側 には、+1と-1表現部の信号がともに1のときには、 +1-1=0 だから、相殺してゼロにする回路が付加さ れている。この機能によって、初段の冗長2進加算器が 不要になり、ゲート段数の節約になる。

【0013】 X' = MX, Y' = MY, 商をQとする と、次の数1なる関係にあるので、スケーリング操作M によっても正しく商が求まることがわかる。

[0014]

【数1】

…(数1)

[0015]

【数2】

…(数2)

ここで、pは演算の繰り返しステップ数を表し、小数点 20 の上位2桁が先に確定され、商決定のための組み合せ回 路のゲート段数が節約される。なぜならば、もし、組み 合せ回路のかわりに冗長2進加算器で計算すると、引数 値の上位2桁よりさらに上位桁に冗長2進数の非ゼロ値 が発生し、これをゼロに還元するためにゲート段数を余 分に消費するからである。

> 【0020】また、図7の関数値の組み合せ回路は、図 4 に示した商決定と部分剰余計算回路のゲート段数以内 に収まるだけの余裕をもっている。したがって、この組 み合せ回路はゲート段数を数える意味がないことから、

30 ここではその回路例を示すことを省略する。

[0021]

【発明の効果】本発明によれば、従来、商1桁あたりの 決定において、基数2の除算器は論理段数10段を必要 としていたのに対して、基数16の除算器は4.75 段 で実現できるため、約50パーセント以上の性能向上を 提供できるという効果がある。ただし、基数16の除算 器は、基数2のものに比べて2~3倍のゲート数を必要 とし、しかも設計はかなり複雑になる。

【図面の簡単な説明】

【図1】本発明の一実施例の基数16の除算器の構成

【図2】本発明の一実施例のスケーリング変換器のプロ

【図3】本発明の一実施例のスケーリング変換で使用す る相殺機能付き冗長2進加算回路(1桁分)。

【図4】本発明の一実施例の任意ステップの商決定とあ る桁の部分剰余を計算する回路。

【図5】本発明の一実施例のスケーリング変換を示す

【図6】冗長2進加算器の加算を制御する信号割当を示

す図。

【図7】部分剰余結果の値の上位2桁を組み合せ回路で 求めるための関数値を示す図。


【符号の説明】

 $3 \cdots$ スケーリング変換回路、 $10 \cdots$ 被除数 Y 格納レジスタ、 $20 \cdots$ 除数 X 格納レジスタ、 $11 \cdots$ スケーリング変換された被除数 Y' 格納レジスタ、21、23、25、27、 $29 \cdots$ スケーリング変換された除数 X' の n 倍値


格納レジスタ、30,31,32,39…商決定回路、40,41,42,49…部分剰余計算回路、50…冗長2進から2進への変換回路、60…商決定回路、63…スケーリング変換ブロックで使われる相殺機能付き冗長2進加算回路、73,75,77,79…n倍加算を実行する冗長2進加算器、80…任意桁の部分剰余計算回路、81,83,85,87,89…桁借り先見付き減算器(BLB)。

[図1]

図 1




【図2】



【図3】

図3



[図6]

図6

			² 3 ⁷ 4 ⁷ 5								
			000	001	010	OII	100	101	110	111	
r ₋₁ ror ₁ r ₂	83	0000	0	0	0	0	0	0	1	1	
		0001	1	1	1	1	1	. 1	1	2	
		0010	2	2	2	2	2	2	2	2	
		0011	3	3	3	3	3	3	3	3	
		0100	3	4	4	4	4	4	4	4	
		0101	4	4	5	5	5	5	5	5	
		0110	5	5	5	6	6	6	6	6	
		0111	6	6	6	6	7	7	7	7	
		1000	7	7	7	7	7	8	8	8	
		1001	8	8	8	8	8	8	9	9	
		1010	9	9	9	9	9	9	9	10	
		1011	10	10	10	10	10	10	10	10	


【図7】

図7

			⁷ 3 ⁷ 4 ⁷ 5							
			000	001	010	011	100	101	110	111
		0000	00	00	01	01	10	10	10	0
	3	0001	0ī	00	00	01	01	10	10	10
		0010	01	οĩ	00	00	01	01	10	10
		0011	10	01	01	00	00	01	Q1	10
r_1r0r1r2		0100	10	10	01	01	00	00	Ø1	01
		0101	10	10	ĩo	01	01	00	00	01
		0110	01	10	10	10	0ī	01	00	00
		0111	01	01	10	10	10	01	งเ	00
		1000	00	01	01	10	10	10	0ĭ	Οĩ
		1001	00	00	01	01	10	10	10	01/1
	l	1010	01	00/01	00	01/00	01	10/01	10	10
	l	1011	07/10	οī	00/01	00	01/00	01	10/01	10

【図4】

図 4



【図5】

図 5

MX=[1.001000, 1.001001)

x,x	$m_{-1}m_0\cdots m_6$	x,x8	$m_{-1}m_0\cdots m_6$	x ₁ x ₈	m. 1m0m6	x ₁ x ₈	m-1m0me
.10000000	10010000	.10100000	10010100	.11000000	10100000	.11100000	01010101
.100000001	10010001	.10100001	10010101	.11000001	10100000	.11100001	01010010
.10000010	10010010	.10100010	10010010	.11000010	10100001	.11100010	01010010
.10000011	10010101	.10100011	10010001	.11000011	10100001	.11100011	01010001
.10000100	10010100	.10100100	10010001	.11000100	10100010	.11100100	01010001
10000101		.10100101	10010000	.11000101	10100010	.11100101	01010001
.10000110	10001010	.10100110	10010001	.11000110	10100101	.11100110	01010000
.10000111	10001001	.10100111	10010001	.11000111	10100101	.11100111	01010000
.10001000	10001000	.10101000	10010010	.11001000	10100100	.11101000	010100000
.10001001	10001001	.10101001	10010101	.11001001	10100100	.11101001	0101000 <u>1</u>
10001010	10001010	.10101010	10010101	.11001010	10100100	.11101010	0101000 <u>1</u>
10001011	10000101	.10101011	10010100	.11001011	10100101	.11101011	01010001
10001100	10000100	.10101100	10010100	.11001100		.11101100	01010010
10001101	10000101	.10101101	10010101	.11001101	10101010	.11101101	01010010
10001110		.10101110	10101010	.11001110		.11101110	
.10001111	10000001	.10101111	10101010	.11001111	10101001	.11101111	01010101
10010000		.10110000	10101001	.11010000		.11110000	
10010001	10000000	.101 10001	10101000	.11010001	10101000	.11110001	01010101
.10010010	10000001	.10110010	10101000	.11010010		.11110010	
10010011	10000010	.10110011	10101001	.11010011		.11110011	01010100
10010100	10000101	.10110100	10101001	.11010100		.11110100	
.10010101	10000100	.10110101	10101010	.11010101	10101001	.11110101	01010101
.10010110	10000101	.10110110	10101010	.11010110		.11110110	
10010111	10001010	.10110111	10100101	.11010111		.11110111	01010101
.10011000	10001010	.10111000	10100101	.11011000		.11111000	
.10011001	10001001	.10111001	10100100	.11011001	0.010101	.11111001	01001010
.10011010	10001000	.10111010	10100101	.11011010		.11111010	
.10011011	10001001	.10111011	10100101	.11011011		.111111011	01001010
.10011100	10001001	.10111100		.11011100	0.0.0	.11111100	
.10011101	10001010	.10111101	10100010	.11011101		.11111101	
.10011110	10010101	.10111110		.11011110		.111111110	
.10011111	10010100	.10111111	10100001	.11011111	01010101	.11111111	01001001